SiLabs nhắm đến comms 56Gbit / s với chip đồng hồ có độ giật thấp

Si5391 là bộ tạo xung nhịp ‘tần số bất kỳ với tối đa 12 đầu ra và jitter pha RMS phụ 100fs.

Một phiên bản được hiệu chỉnh chính xác (’Cấp P) thường đạt được jitter pha 69fs RMS và có thể tạo ra các tần số chính cần thiết trong các thiết kế serdes 56Gbit / s. Công ty mô tả nó như là một yêu cầu jitter đồng hồ trên cây 100-sub-100-f-chip-đáp ứng 56G PAM-4 với lề.

Si5395 / 4/2 là bộ suy giảm jitter cho cơ sở hạ tầng Internet có thể tạo ra bất kỳ sự kết hợp tần số đầu ra nào từ bất kỳ tần số đầu vào nào trong khi cung cấp jitter pha 90fs RMS. Một lần nữa, các thiết bị cấp P cung cấp jitter pha điển hình 69fs RMS.

Hãng sản xuất Si56x ‘Ultra Series, VCXO và XO có thể tùy chỉnh ở bất kỳ tần số nào lên đến 3GHz, hỗ trợ gấp đôi dải tần số hoạt động của các sản phẩm VCXO của Silicon Labs trước đó với một nửa jitter, theo hãng.

Chúng có các tùy chọn lập trình đơn, kép, bốn và I2C ở các phiên bản 5 x 7mm và 3,2 x 5 mm. Sử dụng bao bì tiêu chuẩn có nghĩa là họ sẽ bỏ vào một số ổ cắm bị chiếm bởi các XO, VCXO và VCSO trước đó. Jitter pha điển hình là thấp đến 90fs.

Si54x Ultra Series XO dành cho các ứng dụng đòi hỏi sự ổn định chặt chẽ hơn và đảm bảo độ tin cậy lâu dài, như mạng truyền tải quang (OTN), thiết bị băng thông rộng, trung tâm dữ liệu và hệ thống công nghiệp.

Chúng được xây dựng có mục đích cho PAM-4 56Gbit / s (điều chế biên độ xung bốn cấp) để tăng tốc độ bit trên mỗi kênh trong khi vẫn giữ cho băng thông không đổi. Độ dao động pha điển hình thấp tới 80 fs.